代表性项目
以下项目均为真实项目，文档持续完善中。
项目一：取值单元（IFU）验证体系
状态：✅ 已完成（十多个项目复用）
技术栈：SystemVerilog · UVM · VCS · Verdi · 覆盖率收敛
项目描述：
设计并搭建了基于 PC 流的预测和访问的拓扑图展开型 IFU 用例，覆盖大核 / 中核 / 小核，累计十余个项目，全部成功 tape out。该体系从架构层面出发，通过拓扑图展开的方式构造用例，显著提升了取值单元的验证覆盖率。
核心成果：
- 累计发现 RTL bug 200+ 个
- 获华为墨子验证奖专项肯定
- 形成可复用的 IFU 验证方法论文档
技术亮点：
- PC 流预测模型构建
- 拓扑图展开用例设计
- 取值单元覆盖率收敛策略
📁 代码/文档：[待上传至 GitHub]
项目二：Mini Bench 性能验证体系
状态：✅ 已完成
技术栈：性能验证 · 切片分析 · 瓶颈定位
项目描述：
独立搭建 Mini Bench 用例体系，用于验证 CPU 各项基础性能指标。实现切片（slice）级别的性能瓶颈快速定位，覆盖指令侧全项性能指标验证。
核心成果：
- 形成覆盖 CPU 全项基础性能指标的验证用例库
- 将切片级别性能瓶颈定位时间缩短 50%+
- 被部门作为标准性能验证流程沿用至今
技术亮点：
- 标准化性能指标建模
- 多维度切片分析方法
- 自动化瓶颈报告生成
📁 代码/文档：[待上传至 GitHub]
项目三：RISC-V E203 核 gem5 建模与验证
状态：🔄 进行中
技术栈：gem5 · RISC-V · E203 · Hummingbird v2 · SystemVerilog
项目描述：
使用 gem5 进行芯来科技 E203 核的 O3 CPU 建模与验证，研究 RISC-V 指令集架构实现细节，探索开源 RISC-V 生态系统。目前已完成 E203 Hummingbird v2 的下载与整理，并输出 5 篇技术笔记。
当前进度：
- ✅ E203 Hummingbird v2 下载整理完成
- ✅ 笔记 5 篇（发布于 aiheart.site）
- 🔄 gem5 O3 CPU 集成调试中
- 📋 目标：完成 IFU 模块验证环境搭建
技术亮点：
- gem5 系统级建模
- RISC-V 指令集微架构分析
- O3 Pipeline 验证方法探索
📁 相关笔记：https://aiheart.site/categories/tech/
📌 贡献项目（待整理）
以下是正在整理中的项目，完整文档待发布。
| 项目名 | 方向 | 状态 |
|---|---|---|
| AXI 总线协议验证 | 总线验证 | 📋 整理中 |
| 跨时钟域设计案例 | CDC 分析 | 📋 整理中 |
| UVM Testbench 模板 | 验证框架 | 📋 规划中 |
| OpenLane 流验证流程 | 后端流程 | 📋 规划中 |
项目文档持续完善中，如需了解详情请联系作者。
